⑫ 公 開 特 許 公 報 (A) 昭63-246865

@Int_Cl_4

識別記号

厅内整理番号

H 01 L 27/08

3 2 1 3 0 1 29/78

E-7735-5F L-8422-5F

每公開 昭和63年(1988)10月13日

審査請求 未請求 発明の数 2 (全9頁)

49発明の名称

CMOS半導体装置及びその製造方法

②特 願 昭62-81780

愛出 願 昭62(1987)4月2日

明者 79発 合 明 勿発 者 内 山 利 幸 章 東京都港区虎ノ門1丁目7番12号 沖電気工業株式会社内 東京都港区虎ノ門1丁目7番12号 沖電気工業株式会社内

明 @発 者 岩渕 俊 之

東京都港区虎ノ門1丁目7番12号 沖電気工業株式会社内

仍出 願 人

沖電気工業株式会社

東京都港区虎ノ門1丁目7番12号

70代 理 人 弁理士 大垣

WMOS > WPMOS

眀

1.発明の名称

CMOS半導体装置及びその製造方法

2.特許請求の範囲

(1) NMOS半導体素子及びPMOS半導体案子 を有し、かつ、夫々のゲート電極の側部にサイド ウオールを具えるCMOS半導体装置において、

前記PMOS半導体案子のサイドウオールの 幅を、前記NMOS半導体套子の幅よりも狭くし て成ることを特徴とするCMOS半導体装置。

(2) NMOS半導体業子及びPMOS半導体業子 を有し、かつ、夫々のゲート電種の側部にサイド ウオールを具えるCMOS半導体装置を製造する に当り、

前記NMOS半導体素子及びPMOS半導体素 子のゲート電極を覆うようにサイドウオール形成 用の被着層を形成する工程と、

少なくとも前記PMOS半導体素子側の被着層 部分に対し、等方性及び異方性を有する複合エッ チング処理を行なって、サイドウオールを形成

する工程とを含む

ことを特徴とするCMOS半導体装置の製造 方法.

3.発明の詳細な説明

(産業上の利用分野)

この発明は、CMOS半導体装置及びその製造 方法に関する。

(従来の技術)

例えばメモリ、マイクロプロセッサ及びその 他のLSIを構成する電子デバイスでは、電子 機器の小型化、高速化、低電力化といった種々の 要求に応じて、VLSI(超高密度集積回路)を 達成するための研究開発が進められている。

特に、低電力化及び高集積化を図ることが可能 な相補形MOSを用いた電界効果トランジスタ (Complementary Metal Oxide Semiconductor Field Effect Transistor:CMOSFET)では、デバイ スの微細化に伴なうゲート長の縮小による短チャ ネル効果、ホットキャリヤ効果への対策として、 例えば、文献 I:「超高速MOSデバイス」(超高速 デジタルデバイス・シリーズ2、菅野卓雄監修、 香山晋編、培風館発行)及び文献 II:「日経マイクロデバイス」(1985年7月号、p136~138)に 開示されるようなLDD(Lightly Doped Drain) 構造或いは埋込みチャネルLDD構造が適用されている。

以下、図面を参照して、このLDD構造を有するCMOSFET につき説明する。

第2図(A)~(G)は、CMOSFET の一例として、電界強度を緩和するため、イオン注入ににより n型ウェルを形成した p型シリコン基板に、ソースドレイン拡散領域である n・層を配設した しり の 関連を有する NMO S 半導体表である p 層を配設した LDD 構造を有する NMO S 半導体 ステと、関値電圧を合わせ込むため、チャネル LDD 構造を有する P MO S 半導体 ステとが、各々 1 案子ずつ配設されて成る従来の C Mの S 半導体装置とその製造方法とを説明するための製造工程図である。尚、この図では、従来の

物をイオン注入して形成される n - 領域、29は例 えば二酸化ケイ素(SiOz)またはその他任意好適な 絶縁材料を化学的気相成長(CVO)法によって被着 させたサイドウオール形成用の被着層(以下、単 に被着層29と称する場合もある。)、31a及び31 bは、夫々、ゲート電極23a或いは23bの側部に 形成されたサイドウオール、33は n * 領域形成用 レジストパターン、35はn型不純物をイオン注入 して形成されるn * 領域、37はp * 領域形成用レ ジストバターン、39はp型不純物をイオン注入し て形成されるo * 領域、41は8PSG(Boro-Phospho Silicate Glass: ポロリンシリケートガラス)、 PSG(Phospho Silicate Glass: リンシリケート ガラス)またはその他任意好適な絶縁材料からな る中間絶縁層、43は半導体基板11表面に配設され たコンタクトホール、45は例えばアルミニウムー ケイ案 (AL-Si) 合金よりなるオーミックコンタ クト電極、47はPMOS半導体素子、49はNMO S半導体案子、51はPMOS半導体案子47及び NMOS半導体素子49から構成されるCMOS

製造工程を半導体基板の概略的断面によって 示し、断面を示すハッチングは省略する。また、 以下の説明の理解を容易とするために、種々の 構成成分を形成するためのレジストパターンにつ いては、22221のように料線を付して示すと共に、 各製造工程における製造途中の半導体装置を半導 体基板として包括的に表現するものとする。さら に、各工程図においては、その工程で特徴となる 構成成分√ついて符号を付して示し、その他の 構成成分については符号を省略して示す場合もあ る。11はp型シリコンよりなる半導体基板、13は PMOS半導体素子を形成する領域(以下、PM OS形成領域と称する。)、15はn型不純物を ドーピングして形成されるウエル、17はNMOS 形成領域、19a及び19bはp型不純物から構成さ れる p層、21は二酸化ケイ素(SiO2)から構成され る酸化膜、23a及び23bは例えばリン(P)また はその他のn型不純物を添加したポリシリコン (poly-Si) によって構成されるゲート電極、25は n 類域形成用レジストパターン、27はn型不純

半導体装置である。さらに、矢印aはn^領域27を形成するためのn型不純物イオン、矢印bはn・領域35を形成するためのn型不純物イオン、矢印cはp・領域39を形成するためのp型不純物イオンを夫々示している。

まず始めに、半導体基板11上の全面に酸化膜を 形成した後、従来周知の方法によりPMOS形成 領域13に相当する部分の酸化膜を除去して窓開け を行ない、当該酸化膜をマスクに用いて、n型 不純物を注入してウエル15を形成する。この後、 選択酸化(Local Oxidation Of Silicon:LOCOS)法 またはその他任意好適な方法によって酸化膜21を 形成し、上述の半導体基板11の表面をPMOS 形成領域13とNMOS形成領域17とに案子分離 する。然る後、関値制御のため、NMOS形成 領域17と、上述のPMOS形成領域13との夫々に p型不純物を注入して、p層19a及び19bを形成 する。

続いて、上述の工程を経た半導体基板IIの上側 全面に、例えば CVD法及びその他の任意好適な 方法によりpoly-Si を被着させ、従来周知のホトリソエッチング法により、PMOS形成領域13とNMOS形成領域17との夫々にゲート電極23a及び23bを形成して、第2図(A)に示す状態の半導体基板11を得る。この際に行なわれるエッチング方法としては、所謂、異方性のみを有する反応性エッチング(RIE)法が一般的である。

次に、第2図(B)に示すように、 n ~ 領域 形成用レジストパターン25を形成して N M O S 形成領域17のみに窓開けを行なった後、同図に おいて矢印 a で示すように、 n 型不純物を当該 N M O S 形成領域17にイオン注入する。 この際、 上述の n ~ 領域形成用レジストパターン25とゲート電極23 b と酸化膜21の厚い部分とがマスクとな り、 N M O S 半導体素子のソース・ドレイン領域 に相当する部分にのみイオン注入せしめられ、 図示のような n ~ 領域27(図中、国際で示す。) が形成される。

・ 続いて、上述の n ⁻ 領域形成用レジストパターン25を除去し、然る後、CVD 法のような段差被覆

矢印 b で示すような n 型不純物をイオン注入して n * 領域35を形成し、この後、n * 領域27と n * 領域35とを活性化する目的で、任意好適な温度で アニールを行なう。この工程によって、第2図 (B)で説明した n * 領域27のうち、上述のサイドウオール31 b によってマスクされた部分を除く 領域は比較的高濃度の n 型不純物を注入せしめられ、n * 領域35を形成することとなる。

次に、第2図(F)に示すように、PMOS 形成領域13のみに窓開けが行なわれるようにp・ 領域形成用レジストパターン37を形成する。 然る後、当該p・領域形成用レジストパターン37 とゲート電極23aとサイドウオール31aと酸化膜 21の厚い部分とをマスクとして用い、矢印cで 示すようなp型不純物をイオン注入してp・領域 39を形成する。

上述した p * 領域形成用レジストバターン37を除去し、 n * 領域27、 n * 領域35及び p * 領域39が形成された半導体基板II上の全面に、前述の材料よりなる中間絶縁層41(図中、2022を付して

性に優れた方法により、上述の半導体基板11上の 全面に被着層29を堆積する(第2図(C))。

次に、被着層29が堆積された半導体基板11を例えば前述のRIE 法により異方性エッチングしてゲート電極23a及び23bの側部にサイドウオール31aと31bとを同時に形成する(第2図(D))。この際に形成されるサイドウオールの幅は、第2図(A)を参照して説明した被着層29を堆積する工程において、当該被着層29の膜壁することにより行なわれるのが一般的である。即ち、当該膜厚を厚くすれば幅の広いサイドウオールを形成することができ、当該膜厚を薄くすれば幅の狭いサイドウオールを形成することができる。

続いて、第2図(E)に示すように、再度、NMOS形成領域17のみに窓開けせしめられるように、n・領域形成用レジストパターン33を被着させる。然る後、当該n・領域形成用レジストパターン33とゲート電極23bとサイドウオール31bと酸化膜21の厚い部分とをマスクとして用い、

示す。)を被着させる。続いて、ホトリソエッチング技術により、各半導体素子のソース・ドレイン領域にコンタクトホール43を配設した後リフローを行ない、当該コンタクトホール43の形成によって生じた角を丸め、然る後、例えばルーSi合金を被着させ、ホトリソエッチング技術によってオーミックコンタクト電極45をパターン形成する。

上述した種々の工程を終て、埋込みチャネル LDD構造(前述の文献II 参照)を有するPMO S半導体薬子47と、LDD構造を有するNMOS 半導体薬子49とを具えたCMOS半導体装置51が 完成する(第2図(G))。

上述した LDD 構造を有する NMOS 半導体素子49では、n - 領域27を形成することによってn ・領域35近傍に発生する強電界を緩和せしめ、ホットキャリアの発生を抑制し、NMOS 半導体案子49の寄生容量を緩和することができる。

(発明が解決しようとする問題点) しかしながら、上述した従来のCMOS半導体 装置の製造方法では、NMOS半導体素子及びPMOS半導体素子の夫々に配設されたサイドウオールが、ほぼ同じ幅(半導体基板表面と平行な方向の長さを表している。)を以って形成される。

これがため、前述した従来の製造方法により製造されたCMOS半導体装置においては、N.MOS半導体案子或いはPMOS半導体案子のうちの一方のサイドウオールを設計に応じた幅とすれば、他方の半導体案子のサイドウオールの有する幅が一義的に決まってしまう。

従って、例えばNMOS半導体素子に適用されたLDD構造による効果を得るために好適なサイドウオールの幅を得る一方で、当該幅と同程度の幅を有するPMOS半導体素子側のサイドウオールは、当該幅が大きければ寄生抵抗を生ぜしめ、CMOS半導体装置に入力される電流の損失を招く。さらに、当該幅が小さければ寄生容量を生じ、CMOS半導体装置のスイッチング速度が低下するという問題点が有った。

また、この出願の第2発明であるCMOS半導体装置の製造方法によれば、

NMOS半導体素子及びPMOS半導体案子を有し、かつ、夫々のゲート電極の側部にサイドウオールを具えるCMOS半導体装置を製造するに当り、

上述したNMOS半導体素子及びPMOS半導体素子のゲート電極を覆うようにサイドウオール 形成用の被着層を形成する工程と、

少なくとも上述のPMOS半導体素子側の被着 層部分に対し、等方性及び異方性を有する複合 エッチング処理を行なって、サイドウオールを 形成する工程と

を含むことを特徴としている。

(作用)

この出願の第1発明であるCMOS半導体装置の構成によれば、十分な幅を有するサイドウオールを具えたNMOS半導体素子と、当該NMOS半導体素子に比べて幅の狭いPMOS半導体素子とを具えている。これがため、NMOS半導体

この出願の第1発明であるCMOS半導体装置の目的は、上述した従来の問題点に鑑み、LDD 構造を有するNMOS半導体素子と埋込みチャネルLDD構造を有するPMOS半導体素子との電気的特性のパランスに秀でたCMOS半導体 装置を提供することにある。

また、この出願の第2発明であるCMOS半導体装置の製造方法の目的は、上述の優れた特性を有するCMOS半導体装置を歩留り良く製造するための製造方法を提供することにある。

(問題点を解決するための手段)

この目的の達成を図るため、この出願の第1 発明であるCMOS半導体装置によれば、

NMOS半導体素子及びPMOS半導体素子を 有し、かつ、夫々のゲート電極の側部にサイド ウオールを具えるCMOS半導体装置において、

上述したPMOS半導体素子に具えられたゲート電極が有するサイドウオールの幅を、上述のNMOS半導体素子に具えられたサイドウオールの幅よりも狭くして成ることを特徴としている。

素でにおりるホットキャリアを防ぎ、かつPMO S半導体素子倒では寄生抵抗と寄生容量とのバラ ンスが取れたCMOS半導体素子とすることがで きる。

また、この出願の第2発明であるCMOS半導体装置の製造方法の構成によれば、半導体基をを にサイドウオール形成用の被着層を堆積させる。 然る後、NMOS半導体素子にLDD間構造を実現するに十分な幅を以って、被着層を異方性エッチング処理し、サイドウオールを形成する。字子のに、これとは別工程としてPMOS半導体と多った性エッチング特性との両方の特性を兼ね具えての地理を研究がは等方性エッチング処理を明次行な表表に 処理及び異方性エッチング処理を順次行なったが 処理及び異方性エッチング処理を順次行なったが 処理及び異方性エッチング処理を順次行なったが といて狭い幅を有するサイドウオールを、当該幅を制御して形成することができる。

(実施例)

以下、図面を参照して、この発明のCMOS

半導体装置及びその製造方法の実施例につき説明する。尚、以下の説明においては、CMOS半導体装置の製造方法を説明することにより、CMOS半導体装置を説明することとする。

まず始めに、第2図(A)及び(B)を用いて

次に、上述の n * 領域形成用レジストパターン 53を除去した後、NMOS形成領域17に p * 領域 形成用レジストパターン37を形成する。

然る後、当該レジストバターン37をマスクとし て用い、等方性と異方性との両方の特性を同時に 有する複合エッチング処理により、PMOS形成 領域13に堆積された被着層29を、NMOS半導体 秦子側のサイドウオールの幅よりも狭い、任意 好適な幅となるように、エッチングしてサイド ウオール55を形成する(第1図(D))。この際 に行なわれる制御とは、例えばNMOS半導体業 子側のサイドウオールを形成した場合のエッチン グ時間、印加エネルギー及びその他の条件を同一 とすれば、上述の複合エッチング処理を行なう際 のエッチングガス組成において、等方性エッチン グ特性を示す化学種の占める割合を大きくするこ とにより達成できる。これによって、NMOS 半導体案子側に配設されたサイドウオール31bの 幅に比べて上述のサイドウオール55の幅を狭く することができる.

既に説明したように、ウエル15、p層19a及び19b、及び酸化膜21を形成した後、ゲート電極23a或いは23b、及びn‐領域27を半導体基板11上に形成する。然る後、前述したような段差被覆特性に優れた方法により被着層29を堆積する(第1図(A))。

次に、第2図(E)で説明した工程と同様にしてn・領域形成用レジストパターン53をPMOS形成領域13に形成した後、前述したRIE 法またはその他任意好適な方法により、上述の被着層29のNMOS形成領域17に対して異方性エッチング処理を行ない、NMOS半導体素子側のゲート電極23bの周囲にサイドウオール31bを形成する(第1図(B))。

続いて、ゲート電極23 b と、上述の n * 領域 形成用レジストパターン53及びサイドウオール31 b と酸化膜21の厚い部分とをマスクとして、 第2 図(E)と同様な方法により n 型不純物イオ ン(矢印 b で示す)を注入し、 n * 領域35を形成 する(第1 図(C))。

続いて、上述したPMOS形成領域13の被着層29に対する複合エッチング処理を行なった後、エッチング処理のマスクとして用いたp・領域形成用レジストパターン37をイオン注入のマスクとして、第2図(E)で既に説明したように、p型不純物(矢印cで示す。)をイオン注入してp・領域55を形成する(第1図(E))。

上述した工程によって形成される p * 層 57は、ゲート電極 23 a と p * 領域形成用レジストパターン 37とをマスクとして形成されるものである。従って、従来の技術として説明した p * 層 39 (第2図(F) 参照)に比べて、サイドウオール55の幅を狭くした分だけ、p型不純物の被注入面積を多く取ることができる。

次に、上述のp・領域形成用レジストパターン37を除去した後、従来の技術と同様にして、中間絶縁層41(図中、2222)で示す。)、コンタクトホール43及びオーミックコンタクト電極45を形成する。これによって、サイドウオール31 bを配設することによってLDD構造を有するNMO

S 半導体案子49と、当該NMOS半導体案子に 配設されたサイドウオール31bに比して、幅の 狭いサイドウオール55を配設したPMOS半導体 素子59とを備えた、この出願の第1発明に係るC MOS半導体装置61が完成する(第1図(F))。

以上、この発明のCMOS半導体装置及びその製造方法に係る実施例につき説明したが、この発明は上述の実施例にのみ限定されるものでないこと明らかである。例えば、第1図(B)及び(C)で説明したNMOS半導体素子49に関するサイドウオール31bの形成工程と n・領域35のイオン注入工程とは、第1図(D)及び(E)により説明したPMOS半導体素子59に関するサイドウオール55の形成工程と p・領域57のイオン注入工程を入れ換えて行なっても、上述した実施例と同様の効果を得ることができる。

また、上述した実施例では、PMOS半導体 装置59にサイドウオール55の幅を制御して形成 する工程において、等方性と異方性との両方の エッチング特性を同時に有する複合エッチング

条件は、この発明の目的の範囲内で設計に応じた任意好適な条件として実施することができ、さらに、例えばパイポーラトランジスタとCMOS半導体装置とを混載させた、所謂、パイーCMOS半導体装置にも適用し得ること明らかである。

(発明の効果)

上述した説明から明らかなように、この出験の第1発明であるCMOS半導体装置によれば、NMOS半導体素子にサイドウオールを形成してLDD構造を配設するに当り、PMOS半導体素子のサイドウオールの幅を制御し、NMOS半導体素子のサイドウオールの幅と比較して狭くなる構成となっている。従って、この発明のCMOS半導体装置によれば、消費電力が低く、かつスイッチ速度が速い優れた電子機器を実現することができる。

また、この出願の第2発明であるCMOS半導体装置の製造方法によれば、従来の製造方法に 比べて、ホトリソエッチング工程を複雑にする 処理として説明した。しかしながら、この工程で行なわれる複合エッチング処理とは、これにのみ限定されるものではないこと明らかである。例えばプラズマエッチング法またはその他任意好適なエッチング法による等方性エッチング処理によって被着層29の股厚を減少せしめた後、例えば従来周知のRIE 法、イオンピームエッチング、またはその他任意好適なエッチング法による異方性エッチング処理を行なう構成の複合エッチング処理を行なう構成の複合エッチング処理によっても上述の実施例同様の効果が期待できる。

以上詳細に説明したように、この出願の第2 発明である、CMOS半導体装置の製造方法に よれば、LDD構造を有するNMOS半導体素子 49と、安定なp・領域57とを有するPMOS半導 体素子59とを偏えることにより、優れたCMOS 半導体装置61を実現することができる。

また、この発明に係るCMOS半導体装置と その製造方法は、例えば各構成成分の腰厚、リフロー及びアニールといった高温処理及びその他の

ことなく、優れた特性を有する超微細化が可能な CMOS半導体装置を歩留り良く製造することが できる。

4. 図面の簡単な説明

第1図(A)~(F)は、この発明のCMOS 半導体装置と、CMOS半導体装置の製造方法の 実施例を説明するための製造工程図、

第2図(A)~(G)は、従来のCMOS半導体装置とその製造方法との説明に供する製造工程

11・・・・半導体基板、13・・・・PMOS形成領域 15・・・・ウェル、17・・・・NMOS形成領域 19a, 19b・・・・p層、21・・・酸化膜 23a, 23b・・・・ゲート電極 25・・・・n - 領域形成用レジストパターン 27・・・・n - 領域、29・・・・被着層 31a, 31b, 55・・・・サイドウオール 33. 53····n ⁺ 領域形成用レジストパターン

35····n * 領域

37····p * 領域形成用レジストパターン

39, 57····p * 領域、41····中間絶縁層

43・・・・コンタクトホール

45・・・・オーミックコンタクト電極

47, 59····PMOS半導体素子

49····NMOS半導体囊子

51、61····CMOS半導体装置

a, b····n型不純物イオン


c ····p型不純物イオン。

特許出願人

沖電気工業株式会社

代理人 弁理士





東於例の説明に供する製造工程图

図

鉄

東托例の説明に供する製造工程図

図

一級

